



Detektor posloupnosti bitů '110' (FSA typu Moore)

Navrhnete synchronní konečný automat (FSA – Finite State Automaton), který v proudu vstupních bitů detekuje posloupnost '110'. Při detekci každé takové posloupnosti automat vyšle na výstupu impuls. Automat navrhnete s asynchronním nulováním.



Detektor posloupnosti bitů '110' (FSA typu Moore)

Co máme navrhnout?




Detektor posloupnosti bitů '110' (FSA typu Moore)

Stavový diagram

I – Vstupy (Inputs)
O – Výstupy (Outputs)
S_i – i-tý stav

Tabulka přechodů

| S _i | I ₀ | I ₁ |
|----------------|----------------|----------------|
| S ₀ | S ₀ | S ₁ |
| S ₁ | S ₀ | S ₂ |
| S ₂ | S ₂ | S ₂ |
| S ₃ | S ₀ | S ₁ |



Tabulka výstupů

| S _i | O _i |
|----------------|----------------|
| S ₀ | O ₀ |
| S ₁ | O ₀ |
| S ₂ | O ₀ |
| S ₃ | O ₁ |


Detektor posloupnosti bitů '110' (FSA typu Moore)

Tabulka přechodů

| | | |
|-------|-------|-------|
| S_0 | I_0 | I_1 |
| S_0 | S_1 | S_2 |
| S_1 | S_2 | S_3 |
| S_2 | S_3 | S_4 |
| S_3 | S_4 | S_5 |

Kódování stavů

| | | | | | | |
|-------|-------|-------|-----|-------|-------|-----------|
| | q_0 | q_1 | x | d_1 | d_2 | S_{i+1} |
| S_0 | 0 | 0 | 0 | 0 | 0 | S_0 |
| S_1 | 0 | 0 | 1 | 0 | 1 | S_1 |
| S_2 | 0 | 1 | 0 | 0 | 0 | S_2 |
| S_3 | 0 | 1 | 1 | 1 | 0 | S_3 |
| S_4 | 1 | 0 | 0 | 1 | 1 | S_4 |
| S_5 | 1 | 0 | 1 | 1 | 0 | S_5 |
| S_6 | 1 | 1 | 0 | 0 | 0 | S_6 |
| S_7 | 1 | 1 | 1 | 0 | 1 | S_7 |




Detektor posloupnosti bitů '110' (FSA typu Moore)

Tabulka výstupu

| | |
|-------|-------|
| S_0 | O_0 |
| S_1 | O_1 |
| S_2 | O_2 |
| S_3 | O_3 |

Kódování výstupu

| | |
|-------|---|
| S_0 | y |
| S_1 | 0 |
| S_2 | 0 |
| S_3 | 1 |



Detektor posloupnosti bitů '110' (FSA typu Moore)

Minimalizace

| | | |
|-------|-------|-------|
| | q_1 | q_0 |
| d_1 | 0 | 1 |
| d_0 | 1 | 0 |

$$d_1 = q_1 \bar{q}_0 + \bar{q}_1 q_0 x$$


| | | |
|-------|-------|-------|
| | q_1 | q_0 |
| d_0 | 0 | 1 |
| y | 1 | 0 |

$$d_0 = \bar{q}_1 \bar{q}_0 x + q_1 q_0 x + q_1 \bar{q}_0 \bar{x} = x(q_1 \bar{q}_0 + q_1 q_0) + q_1 \bar{q}_0 \bar{x}$$

$$y = q_1 q_0$$


Detektor posloupnosti bitů '110' (FSA typu Moore)

Realizace




Detektor posloupnosti bitů '110' (FSA typu Moore)

Co jsme navrhli?



Detektor posloupnosti bitů '110' (FSA typu Moore)

Co jsme navrhli?



Detektor posloupnosti bitů '110' (FSA typu Moore)

```
int cBitStreamDecoder(int x_in, int reset){
// Moore type FSA
// Inputs: x_in, reset, Outputs: y_out
enum {s0,s1,s2,s3};
static int stateReg=s0, nextState=s0, y_out;
if(reset == TRUE){
stateReg = s0, nextState = s0, x_in = 0;
}
y_out = 0;
stateReg = nextState;
switch(stateReg){
case s0:
if(x_in == 0);
if(x_in == 1)
nextState = s1;
break;
case s1:
if(x_in == 0);
nextState = s0;
if(x_in == 1)
nextState = s2;
break;

```

```
case s2:
if(x_in == 0)
nextState = s3;
if(x_in == 1);
break;
case s3:
y_out = 1;
if(x_in == 0)
nextState = s0;
if(x_in == 1)
nextState = s1;
break;
default: // Error section
y_out = 0;
nextState = s0;
} // switch() END
return(y_out);
} // cBitStreamDecoder() END
```

"C"

Detektor posloupnosti bitů '110' (FSA typu Moore)

```
class BitStreamDecoder {
final int s0 = 0, s1 = 1, s2 = 2, s3 = 3;
int stateReg = s0, nextState = s0;
int yOut = 0;

public BitStreamDecoder() {} // Constructor
// empty

void setFullReset (boolean reset){
stateReg = s0;
nextState = s0;
yOut = 0;
}

int BitStreamDecoder(int xIn) {
// Moore type FSA
// Inputs: xIn, reset, Outputs: y_out
yOut = 0;
stateReg = nextState;
switch (stateReg) {
case s0:
if (xIn == 0);
if (xIn == 1)
nextState = s1;
break;

```

```
case s1:
if (xIn == 0);
nextState = s0;
if (xIn == 1)
nextState = s2;
break;
case s2:
if (xIn == 0)
nextState = s3;
if (xIn == 1);
break;
case s3:
yOut = 1;
if (xIn == 0)
nextState = s0;
if (xIn == 1)
nextState = s1;
break;
default: // Error section
yOut = 0;
nextState = s0;
} // switch() END
return (yOut);
} // BitStreamDecoder() END
} // BitStreamDecoder class END
```

Java

Detektor posloupnosti bitů '110' (FSA typu Moore)

VHDL

```

entity VbitStreamDecoder is
    Port ( clk : in STD_LOGIC;
          x_in : in STD_LOGIC;
          y_out : out STD_LOGIC;
          reset : in STD_LOGIC;
          q : out std_logic_vector(1 downto 0) );
end VbitStreamDecoder;

architecture Behavioral of VbitStreamDecoder is
    type states is (s1,s2,s3,s4);
    signal stateReg, nextState : states := s1;
    begin -- FSA - Finite State Machine
        process(clk, reset)
            if reset = '1' then
                stateReg <= s1;
            elsif clk'event and clk = '1' then
                stateReg <= nextState;
            end if;
        end process;


        process(stateReg, x_in) -- State diagram definition
            begin
                nextState <= stateReg;
                case stateReg is
                    when s1 =>
                        if x_in = '1' then
                            nextState <= s2;
                        end if;
                    when s2 =>
                        if x_in = '1' then
                            nextState <= s3;
                        elsif x_in = '0' then
                            nextState <= s1;
                        end if;
                    when s3 =>
                        if x_in = '1' then
                            nextState <= s3;
                        elsif x_in = '0' then
                            nextState <= s4;
                        end if;
                    when s4 =>
                        if x_in = '1' then
                            nextState <= s2;
                        elsif x_in = '0' then
                            nextState <= s1;
                        end if;
                end case;
            end process;

        process(stateReg) -- Output function
            begin
                case stateReg is
                    when s1 =>
                        y_out <= '0';
                    when s2 =>
                        y_out <= '0';
                    when s3 =>
                        y_out <= '1';
                    when s4 =>
                        y_out <= '1';
                    when others => null;
                end case;
            end process;
        end Behavioral;
    end
end
    
```


Detektor posloupnosti bitů '110' (FSA typu Moore)

Příklad návrhu

Navrhněte synchronní konečný automat (FSA – Finite State Automaton), který v proudu vstupních bitů detekuje posloupnost '110'. Detekci každé takové posloupnosti automat indikuje na výstupu blikáním LED diody. V ostatních stavech automatu LED dioda svítí nepřerušovaně. Náběžná hrana x_1 indikuje na vstupu '1', náběžná hrana x_0 pak '0'. Automat realizujte programovými prostředky a využitím hardwareové podpory. Použijte jednodílnový systém přerušeni a časovač. Vstupy x_1 a x_0 se zadávají tlačítky s mechanickým kontaktem a odskoky při změně hodnoty. Program automatu musí odskoky filtrovat, sestavte a použijte algoritmus pro „debounce circuit“.




Detektor posloupnosti bitů '110' (FSA typu Moore)



Detektor posloupnosti bitů '110' (FSA typu Moore)

Co máme navrhnout?




Detektor posloupnosti bitů '110' (FSA typu Moore)

Stavový diagram

I – Vstupy (Inputs)
O – Výstupy (Outputs)
S_i – i-tý stav

Tabulka přechodů


| S _i | I ₀ | I ₁ |
|----------------|----------------|----------------|
| S ₀ | S ₀ | S ₁ |
| S ₁ | S ₀ | S ₂ |
| S ₂ | S ₂ | S ₂ |
| S ₃ | S ₀ | S ₁ |



Tabulka výstupů


| S _i | O _i |
|----------------|----------------|
| S ₀ | O ₀ |
| S ₁ | O ₀ |
| S ₂ | O ₀ |
| S ₃ | O ₁ |

Dekompozice problému - 1




Dekompozice problému - 2


DEBOUNCE ALGORITHM PRINCIPLE



Dekompozice problému - 3



Dekompozice problému - 4




Detektor '110' – Hlavička programu

```
; File: BSD3_110.asm
; Date: 04.04.2010
; Version: 1.00
; HW: Explorer pic18F87J11
; IDE: MPLAB 7.50
; Author: J.Z.; Institute: CTU in Prague, EEF Dept.13114
; Function: Bitstream '110' detector, Moore type FSA
; Pushbutton S1=input'1', pushbutton S2=input'0'
; Program detects leading edge of S1,S2 pushbuttons
; FSA outputs:
; LED1,0 = FSA state_register
; LED7 = ON - no '110' bitstream detected
; LED7 = TOGGLE (approx 300ms) - '110' bitstream detected
; Note: Pushbuttons S1,S2 are debounced (3 consecutive equal bits required
; to be correct value detected)
; Debounce S1,S2 pushbuttons routines detect leading edge only
```


Detektor posloupnosti bitů '110' (FSA typu Mealy)

Navrhněte synchronní konečný automat (FSA – Finite State Automaton), který v proudu vstupních bitů detekuje posloupnost '110'. Při detekci každé takové posloupnosti automat vyšle na výstupu impuls. Automat navrhnete s asynchronním nulováním.



Detektor posloupnosti bitů '110' (FSA typu Mealy)


Co máme navrhnout?



Detektor posloupnosti bitů '110' (FSA typu Mealy)

Stavový diagram

I – Vstupy (Inputs)
O – Výstupy (Outputs)
S_i – i-tý stav



Tabulka přechodů

| S _i | I ₀ | I ₁ |
|----------------|----------------|----------------|
| S ₀ | S ₀ | S ₁ |
| S ₁ | S ₀ | S ₂ |
| S ₂ | S ₀ | S ₂ |


Tabulka výstupů

| S _i | O ₀ | O ₁ |
|----------------|----------------|----------------|
| S ₀ | 0 | 0 |
| S ₁ | 0 | 0 |
| S ₂ | 0 | 0 |

Detektor posloupnosti bitů '110' (FSA typu Mealy)

Tabulka přechodů


| S _i | I ₀ | I ₁ |
|----------------|----------------|----------------|
| S ₀ | S ₀ | S ₁ |
| S ₁ | S ₀ | S ₂ |
| S ₂ | S ₀ | S ₂ |




Kódování stavů

| S _i | q ₁ | q ₀ | x | d ₁ | d ₀ | S _{next} |
|----------------|----------------|----------------|---|----------------|----------------|-------------------|
| S ₀ | 0 | 0 | 0 | 0 | 0 | S ₀ |
| S ₁ | 0 | 0 | 1 | 0 | 1 | S ₁ |
| S ₂ | 0 | 1 | 0 | 0 | 0 | S ₀ |
| S ₀ | 1 | 0 | 0 | 0 | 0 | S ₂ |
| S ₁ | 1 | 0 | 1 | 1 | 0 | S ₂ |


Detektor posloupnosti bitů '110' (FSA typu Mealy)



Detektor posloupnosti bitů '110' (FSA typu Mealy)




Detektor posloupnosti bitů '110' (FSA typu Mealy)




Detektor posloupnosti bitů '110' (FSA typu Mealy)

Co jsme navrhli?



Detektor posloupnosti bitů '110' (FSA typu Mealy)

Co jsme navrhli?



Detektor '110' – Konfigurace a konstanty

```
#define DBG_MODE ; Conditional translation (simulator dbg)
#include P18F87J11.inc
CONFIG FOSC=HS
CONFIG WDTCN=OFF
CONFIG XINST=OFF

#define F 1
#define BIT0 0
#define TIMER0_FOSC_PRESC6_16bit b'000000010'
#define TIMER0_FOSC_PRESC4_8bit b'01000101'; 6,6ms, FOSC=10MHz
```

Y145AP - Struktura a architektura počítače II - Instrukční soubor II 43

Detektor '110' – Proměnné a konstanty

```
UDATA_ACS
; Program variables
; Save context registers
wreg_tmp: res 1
status_tmp: res 1
bsr_tmp: res 1
reg: res 1
; FSA Moore variables and constants
#define STATE_0 0
#define STATE_1 1
#define STATE_2 2
#define STATE_3 3
#define FSA_INPUT_BIT_VALUE 0
#define FSA_OUTPUT_LED_ON_TIME 45 ; :=6.6ms * 45 = 300ms
#define FSA_OUTPUT_LED_OFF_TIME 25 ; :=170ms
```

Y145AP - Struktura a architektura počítače II - Instrukční soubor II 44

Detektor '110' – Proměnné

```
state_register res 1
next_state res 1
fsa_input res 1
fsa_output res 1
fsa_output_limer res 1
; Pushbutton s1, s2 debounce and leading edge detect variables
portb_dbg: res 1
porta_dbg: res 1
pb_s1_debounce: res 1
pb_s1_status: res 1
pb_s2_debounce: res 1
pb_s2_status: res 1
```

Y145AP - Struktura a architektura počítače II - Instrukční soubor II 45

Detektor '110' – Konstanty (vstup FSA)

```
; Pushbutton s1, s2 debounce and leading edge detection constants
#define PB_ON 0 ; Pb sx on status bit position
#define PB_OFF 1 ; Pb sx off status bit position
#define DEBOUNCE_MASK b'000000111'; 3 equal bits required
#define PB_XTIMES_ON b'000000111'
#define PB_XTIMES_OFF b'000000000'
```

Y145AP - Struktura a architektura počítače II - Instrukční soubor II 46

Detektor '110' – Začátek programu a tab. vektoru přerušení

```
code
ORG 0x00000
Reset_vector:
goto Start
ORG 0x00008
Interrupt_vector:
goto Timer0_int
; Interrupt vector table (one item here)
```

Y145AP - Struktura a architektura počítače II - Instrukční soubor II 47

Detektor '110' – Inicializace

```
ORG 0x00050
Start:
clrf ; Background Start
; reg = 0
clrf ; WREG = 0
movwf TRISD ; PORTD -> all bits outputs
movwf PORTD ; PORTD = 00h
bsf TRISB, BIT0 ; PORTB, bit0=input, push button S1
bsf TRISA, RA5 ; RA5 - digital input
bsf WDTCON, ADSHR ; WDTCON,ADSHR
bsf ANCON0, PCFG4 ; ANCON0,PCFG4
bcf WDTCON, ADSHR ; WDTCON,ADSHR
call Pushbutton_s1_init ; Initialize s1 debounce routine
call Pushbutton_s2_init ; Initialize s2 debounce routine
call Bistream_detector_init ; Bistream_detector_init
call Bistream_detector_output_init ; Bistream_detector_output_init
```

Y145AP - Struktura a architektura počítače II - Instrukční soubor II 48

Detektor '110' – Inicializace a pozadí (prázdné)

```
movlw TIMER0_FOSC_PRESC64_8bit
movwf TOCON ; Configure Timer0
bsf TOCON, TMR0ON ; Timer0 ON
;
bsf INTCON, TMR0IE ; Timer0 interrupt enable
bsf INTCON, GIE ; Non priority mode (PEN=0 by default)
Loop:
nop ; Do nothing, background
bra Loop
;
; Background END
```

Y145AP - Struktura a architektura počítače II - Instrukční soubor II 49

Detektor '110' – Inicializace (vstupní filtr tlačítek S1, S2)

```
; Init debounce pushbutton S1 (RB0)
Pushbutton_s1_init:
clrf pb_s1_debounce
clrf pb_s1_status
return
; Pushbutton_s1_init END

; Init debounce pushbutton S2 (RA5)
Pushbutton_s2_init:
clrf pb_s2_debounce
clrf pb_s2_status
return
; Pushbutton_s1_init END
```

Y145AP - Struktura a architektura počítače II - Instrukční soubor II 50

Detektor '110' – Vstupní filtr tlačítka S1

```
Pushbutton_s1:
movlw DEBOUNCE_MASK
andwf pb_s1_debounce, F
rlncf pb_s1_debounce, F
; Rotate one bit left
bifsc portb_dbg, RB0 ; dbg ? Push button s1 pressed (0 -> on)
; else
bifsc PORTB, RB0 ; ? Push button s1 pressed (0 -> on)
;endif
Pushbutton_s1_read_as_on:
bsf pb_s1_debounce, BIT0 ; Yes, insert '1' to LSB
Pb_s1_test_off:
movf pb_s1_debounce, W
andlw DEBOUNCE_MASK
xorlw PB_XTIMES_OFF
brnz Pb_s1_test_on
```

Y145AP - Struktura a architektura počítače II - Instrukční soubor II 51

Detektor '110' – Vstupní filtr tlačítka S1

```
Pb_s1_set_off:
; Ok, s1 debounced, read off
; Clear pushbutton s1 on
; Set pushbutton s1 off
bcf pb_s1_status,PB_ON
bsf pb_s1_status,PB_OFF
bra Pb_s1_exit
Pb_s1_test_on:
movf pb_s1_debounce,W
andlw DEBOUNCE_MASK
xorlw PB_XTIMES_ON
bnc Pb_s1_exit
Pb_s1_detect_leading_edge:
btfss pb_s1_status,PB_OFF
bra Pb_s1_exit
Pb_s1_set_pb_on:
bcf pb_s1_status,PB_OFF
bsf pb_s1_status,PB_ON
Pb_s1_exit: return
```

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 52

Detektor '110' – Vstupní filtr tlačítka S2

```
Pushbutton_s2:
; Debounce pushbutton S2 (RA5)
movlw DEBOUNCE_MASK
andwf pb_s2_debounce,F
rindf pb_s2_debounce,F
; Rotate one bit left
; #ifdef DBG_MODE
; dbg ?Push button s2 pressed (0->on)
btfss porta_dbg,RA0
; #endif
btfss PORTA,RA5
; ? Push button s1 pressed (0->on)
; #endif
Pushbutton_s2_read_as_on:
bsf pb_s2_debounce,BIT0
; Yes, insert '1' to LSB
Pb_s2_test_off:
movf pb_s2_debounce,W
andlw DEBOUNCE_MASK
xorlw PB_XTIMES_OFF
bra Pb_s2_test_on
```

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 53

Detektor '110' – Vstupní filtr tlačítka S2

```
Pb_s2_set_off:
; Ok, s2 debounced, read off
; Clear pushbutton s2 on
; Set pushbutton s2 off
bcf pb_s2_status,PB_ON
bsf pb_s2_status,PB_OFF
bra Pb_s2_exit
Pb_s2_test_on:
movf pb_s2_debounce,W
andlw DEBOUNCE_MASK
xorlw PB_XTIMES_ON
bnc Pb_s2_exit
Pb_s2_detect_leading_edge:
btfss pb_s2_status,PB_OFF
bra Pb_s2_exit
Pb_s2_set_pb_on:
bcf pb_s2_status,PB_OFF
bsf pb_s2_status,PB_ON
Pb_s2_exit: return
```

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 54

Detektor '110' – Inicializace (FSA)

```
; Bitstream detector initialization
Bitstream_detector_init:
movlw STATE_0
movwf state_register
movwf next_state
bcf fsa_input,FSA_INPUT_BIT_VALUE
return
; Bitstream_detector_init END
```

Detektor '110' – Vlastní konečný automat FSA

```
; Bitstream detector '110', FSA Moore
Bitstream_detector:
; Test FSA input value ('0' or '1' or none)
btfsc pb_s1_status,PB_ON
bra Bd_input_1
btfss pb_s2_status,PB_ON
bra Bd_exit
; No input bit
Bd_input_0:
bcf pb_s2_status,PB_ON
; Consume input '0'
bcf fsa_input,FSA_INPUT_BIT_VALUE
; Input = '0'
bra Bd_state_switch
Bd_input_1:
bcf pb_s1_status,PB_ON
; Consume input '1'
bsf fsa_input,FSA_INPUT_BIT_VALUE
; Input = '1'
```

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 55

Detektor '110' – Vlastní konečný automat FSA

```
Bd_state_0: ; FSA state diagram logic (See state diagram)
btfss fsa_input,FSA_INPUT_BIT_VALUE ; ? '1'
bra Bd_set_next_state ; No, no change
movlw STATE_1
movwf next_state
bra Bd_set_next_state
Bd_state_1:
btfss fsa_input,FSA_INPUT_BIT_VALUE ; ? '1'
bra Bd_state_1_1
movlw STATE_2
movwf next_state
bra Bd_set_next_state
Bd_state_1_1:
movlw STATE_0
movwf next_state
bra Bd_set_next_state
```

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 55

Detektor '110' – Vlastní konečný automat FSA

```
Bd_state_2:
btfsc fsa_input,FSA_INPUT_BIT_VALUE ; ? '0'
bra Bd_set_next_state ; No, no change
movlw STATE_3
movwf next_state
bra Bd_set_next_state
Bd_state_3:
btfss fsa_input,FSA_INPUT_BIT_VALUE ; ? '1'
bra Bd_state_3_1
movlw STATE_1
movwf next_state
bra Bd_set_next_state
Bd_state_3_1:
movlw STATE_0
movwf next_state
bra Bd_set_next_state
```

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 56

Detektor '110' – Vlastní konečný automat FSA

```
; In Java .... switch (state_register){
Bd_state_switch:
movf state_register,W
sublw STATE_0
bz Bd_state_0
movf state_register,W
sublw STATE_1
bz Bd_state_1
movf state_register,W
sublw STATE_2
bz Bd_state_2
movf state_register,W
sublw STATE_3
; There is no more states
; movf state_register,next_state
```

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 57

Detektor '110' – Vlastní konečný automat FSA

```
Bd_set_next_state:
movf next_state,state_register
Bd_exit:
return
; Bitstream_detector END
```

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 58

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 59

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 60

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 61

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 62

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 63

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 64

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 65

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 66

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 67

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 68

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 69

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 70

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 71

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 72

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 73

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 74

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 75

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 76

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 77

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 78

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 79

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 80

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 81

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 82

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 83

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 84

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 85

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 86

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 87

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 88

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 89

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 90

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 91

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 92

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 93

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 94

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 95

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 96

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 97

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 98

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 99

Y443AP: Struktura a architektura počítače 2 - Instrukční soubor # 100

Detektor '110' – Inicializace (FSA – logika výstupů)

```

; Bitstream detector output initialization
;
Bitstream_detector_output_init:
    movlw FSA_OUTPUT_LED_ON_TIME
    movwf fsa_output_timer
    clrf fsa_output
    return
;
; Bitstream_detector END

```

Y445AP - Struktura a architektura počítačů 8 - Instrukční soubor #

61

Detektor '110' – FSA - logika výstupů

```

; STATES 0,1,2 -> LED7 ON
; STATE 3 -> sequence detected -> LED7 toggle, T= approx 400ms
Bitstream_detector_output:
    movlw STATE_3
    cp/seq state_register
    bra Bdo_nothing_detected
Bdo_bitstream_detected:
    btfsc LATD,RD7
    bsf WREG,RD7
    movwf WREG,LATD
Bdo_testif_bit_toggle:
    decfsz fsa_output_timer
    bra Bdo_exit
Bdo_toggle_led:
    btfss LATD,RD7
    bra Bdo_set_ledtime_on

```

Y445AP - Struktura a architektura počítačů 8 - Instrukční soubor #

62

Detektor '110' – FSA - logika výstupů

```

Bdo_set_ledtime_off:
    movlw FSA_OUTPUT_LED_OFF_TIME
    movwf fsa_output_timer
    bra Bdo_send_output
Bdo_set_ledtime_on:
    movlw FSA_OUTPUT_LED_ON_TIME
    movwf fsa_output_timer
    movwf WREG,LATD
Bdo_send_output:
    movwf state_register, WREG
    movwf WREG,RD7
    btfsc LATD,RD7

```

Y445AP - Struktura a architektura počítačů 8 - Instrukční soubor #

63

Detektor '110' – FSA - logika výstupů

```

Bdo_set_led_off:
    bcf WREG,RD7
Bdo_send_new_output:
    movwf WREG, LATD
    bra Bdo_exit
;
Bdo_nothing_detected:
    movwf state_register, WREG
    bsf WREG, RD7
    movwf WREG, LATD
Bdo_exit:
    return
;
; Bitstream_detector END

```

Y445AP - Struktura a architektura počítačů 8 - Instrukční soubor #

64

Detektor '110' - Timer0 ISR (Interrupt Service Routine)

```

Timer0_int:
    ; Timer0ISR (Interrupt Service Routine), T = 6.6ms
    ; Save context (example, background empty-no context)
    movwf STATUS, status_imp
    movwf WREG, wreg_imp
    movwf BSR, bsr_imp
;
; bcf INTCON, TMR0IF
;
; call Pushbutton_s1
; call Pushbutton_s2
; call Bitstream_detector
; call Bitstream_detector_output
;
; movwf bsr_imp, BSR
; movwf wreg_imp, WREG
; movwf status_imp, STATUS
    retfie
; Return from interrupt, reusable interrupt
END

```

Y445AP - Struktura a architektura počítačů 8 - Instrukční soubor #

65