



YD14SAP „Struktura a architektura počítačů“

Letní semestr 2009/2010

Test na soustředění – Okruhy otázek

1. Základní vlastnosti číslicového počítače
2. Mooreův zákon o vývoji hustoty integrace
3. Typy reprezentace systému a úrovně abstrakce
4. Členění počítačového software
5. Členění počítačového hardware
6. Architektura počítače – základní bloky
7. Architektura „von Neumann“ – vlastnosti
8. Architektura „Harvard“ – vlastnosti
1. Vývoj software – úrovně abstrakce
2. Organizace hlavní paměti, adresy, obsah adresy, word, byte, bit
3. Big-endian, Little-endian
4. Zobrazení dat v počítači
5. Pojem „hradlo“ a základní funkce hradel, značení hradel
6. Pojem logický kombinační obvod (LKO), základní vlastnosti
7. Pojem logická kombinační funkce
8. Booleova algebra, logické proměnné, logické operace, axiomy a zákony
9. Pravdivostní tabulka
10. Funkce základních hradel (dvouvstupových i vícevstupových), and, or, xor, not, ...
11. Obecné kombinační hradlo, funkce, zpoždění, zatížení vstupů, ...
12. Minterm, maxterm
13. SoP (ÚNDF), PoS (ÚNKF)
14. Minimalizace logických funkcí úpravou logického výrazu
15. Minimalizace logických funkcí pomocí K-mapy – zásady a použití
16. Realizace logické funkce z hradel
17. Rozdíl mezi kombinačním a sekvenčním obvodem
18. Pojem logický sekvenční obvod (LSO), základní vlastnosti
19. Konečný automat, přechodová a výstupní funkce
20. Obecný model logického sekvenčního obvodu (Hoffmann)
21. Rozdělení LSO (Mealy, Moore, autonomní), (synchronní, asynchronní)
22. Blokové schéma synchronního konečného automatu – FSA - Mealy
23. Blokové schéma synchronního konečného automatu – FSA - Moore
24. Blokové schéma autonomního synchronního automatu
25. Formy popisu LSO (stavový diagram, rovnice, tabulky přechodů a výstupů, HDL)
26. Stavový diagram pro FSA Mealy, konstrukce a vlastnosti
27. Stavový diagram pro FSA Moore, konstrukce a vlastnosti
28. Tabulky přechodů a výstupů
29. Přechodová a výstupní funkce
30. Postup návrhu LSO (návrh schématu)
31. Postup návrhu LSO (návrh v HDL)
32. Paměťové členy R-S (Latch), R-S (Latch, clk), D (Latch, clk), D (Flip-Flop, clk)
33. Kódování tabulek přechodů a výstupů
34. Stavový registr, budící funkce, logika výstupů
35. Rozdíl mezi FSA Mealy a Moore
36. Časování synchronního LSO, čím je ovlivněno
37. Časování klopného obvodu, předstih, přesah, zpoždění od hrany hodin na výstup
38. Stanovení maximální hodinové frekvence, kritická cesta
39. Dekodéry (majorita, priorita, demultiplexer, převodníky kódu)
40. Multiplexery
41. Komparátory, jednobitový, vícebitový
42. Shifter, Barrel shifter
43. Půlsčítačka, úplná sčítačka, jednobitová, vícebitová
44. Půlodčítačka, úplná odčítačka, jednobitová, vícebitová



45. Sčítačka/odčítačka (ve dvojkovém doplňku)
46. Synchronní čítač Moore a Mealy, porovnání
47. Vícebitový synchronní čítač
48. Posuvný registr (sériově-paralelní)
49. Posuvný registr (paralelně-sériový)
50. Definované časové zpoždění
51. Převod hladinového signálu na impuls
52. Obvod pro potlačení zakmitávání mechanického spínače
53. Posuvný registr s blokováním
54. Kruhový čítač, vícefázové hodiny
55. Převod sériové informace na paralelní – princip
56. Vícebitový posuvný registr
57. N-bitový registr řízený hodinovým signálem
58. Řízení zápisu do registru s trvale běžícími hodinami (parallel load)
59. Typy výstupů logických členů (dvoustavový, otevřený kolektor, třístavový) – princip
60. Vytváření společné sběrnice (spojování výstupů)
61. Záchytný registr s třístavovým výstupem (Latch, TS)
62. Obousměrný budič sběrnice (Transceiver)
63. Společná sběrnice – použití, možnosti vytvoření (OC, TS)
64. Hazardy v logických obvodech, co je hazard, jak vzniká
65. Zjištění hazardu
66. Kdy je hazard kritický (kombinační obvody ? sekvenční obvody)
67. Jak hazardům předcházet
68. Systémová struktura počítače
69. Architektura „von Neumann“ a „Harvard“ – základní rozdíly a vlastnosti
70. Společná sběrnice a její členění
71. Hodiny procesoru – účel
72. Signál RESET – účel a následky v počítači
73. Uložení instrukcí programu a proměnných programu
74. Instrukční cyklus – jeho části
75. Sběrníkový cyklus
76. Komunikace mezi bloky počítače
77. Dekodér adresy paměti a vstupů/výstupů - účel
78. Řízení toku programu - prostředky
79. Čítač instrukcí, registr instrukce – účel a činnost
80. Volání procedury (synchronní) – princip, prostředky
81. Zásobník návratových adres, ukazatel zásobníku, vrchol zásobníku
82. Řízení toku programu – sekvenční, větvení, skok a volání (rozdíl)
83. Vnořené volání procedury a hloubka zásobníku
84. Sdílené prostředky procesoru, kontext
85. Střadač, stavové slovo procesoru
86. Souhrn akcí při synchronním volání procedury
87. Systém přerušení a řadič přerušení (princip)
88. Tabulka vektorů přerušení
89. Asynchronní událost a žádost o přerušení
90. Reakční doba přerušení, nepřerušitelná instrukce
91. Priorita přerušení
92. Typy přerušení a vlastnosti (nemaskovatelné, maskovatelné, ladící-trap)
93. Obsluha přerušení – ISR
94. Kontext programu a přerušení (vztah)
95. Princip programu řízeného událostmi (Event Driven Program)
96. Programátorský model počítače
97. Typy adresových prostorů
98. Mapování vstupů a výstupů do paměti (Memory Mapped I/O) – princip
99. Universální registry a registry speciálních funkcí (SFR) – účel
100. Umístění zásobníku – pojem hardwarový zásobník
101. Architektura CPU a operandy
102. Příznakový registr (PSW) – účel
103. Způsoby adresování operandů (přímá adr. nepřímá adr., indexové adr.,...)
104. Adresování pomocí bank – princip a účel



105. Přemapování paměti – princip a účel
106. Instrukční soubor – operace aritmetické, logické, posuny, skoky a volání, bitové,..)
107. Assembler – účel, základní části a základní vlastnosti
108. Direktivy assembleru – účel
109. Polyadické číselné soustavy – princip a definice
110. Základ číselné soustavy, číslice a váha pozice v čísle
111. Číselné soustavy používané v počítačové technice a jejich vlastnosti
112. Převod mezi dvojkovou a desítkovou soustavou
113. Převod mezi desítkovou a dvojkovou soustavou (celé a zlomkové části)
114. Převod mezi dvojkovou a šestnáctkovou soustavou a zpět
115. Řádová mřížka, modul, jednotky ř.m., délka ř.m.
116. Zobrazení záporných čísel – přímý, aditivní a doplňkový kód – vlastnosti
117. Výpočet doplňkového kódu (Two's Complement Code)
118. Sčítání čísel bez znaménka
119. Odčítání čísel bez znaménka
120. Příznakové bity přenosu, výpůjčky, přeplnění a nulového výsledku – účel a použití
121. Sčítání a odčítání čísel se znaménkem
122. Sčítání a odčítání čísel s šířkou větší než je šířka ALU
123. Násobení čísel bez znaménka
124. Násobení čísel se znaménkem
125. Dělení čísel bez znaménka
126. Chyby vzniklé operacemi v řádové mřížce s omezenou délkou, zaokrouhlování
127. Pohyblivá řádová čárka (Floating Point) – princip a vlastnosti
128. Normalizace čísel v pohyblivé řádové čárce – princip a účel
129. Skrytá jednička v pohyblivé řádové čárce – princip a účel
130. Sčítání a odčítání v pohyblivé řádové čárce
131. Násobení v pohyblivé řádové čárce
132. Dělení v pohyblivé řádové čárce
133. Porovnání čísel v pohyblivé řádové čárce